Intel acelera contra TSMC: nó 18A-P entra em produção de risco com PowerVia e novos transistores
A nova arquitetura física de litografia em nível de sub-nanômetros deu o seu passo mais decisivo na engenharia de semicondutores. A fundição da Intel confirmou durante o Simpósio VLSI de 2026 a entrada oficial do seu nó de silício de alto desempenho, o 18A-P, em estágio de produção de risco nas fábricas localizadas no Oregon e Arizona. O desenvolvimento representa a primeira grande otimização prática do processo original de 1,8 nanômetro, combinando a tecnologia de transistores de porta circundante RibbonFET com o fornecimento traseiro de energia PowerVia.
Funciona? Os dados apontam que sim.
Nos testes e simulações físicas detalhados no Paper T1.2, o novo nó 18A-P demonstrou um incremento de 9% na velocidade máxima de operação sob o mesmo nível de consumo elétrico que o processo anterior. Alternativamente, para chips focados em dispositivos móveis ou servidores densos, a fundição oferece uma economia de 18% de energia elétrica mantendo a mesma frequência de clock de pico. O ganho é fruto de uma combinação de co-otimização entre design e tecnologia nas pastilhas de silício.
A compatibilidade total das regras de design com o nó 18A básico é vista por analistas como o maior trunfo comercial da Intel nesta fase. Empresas que já investiram milhões no desenvolvimento de chips baseados no design do 18A original podem migrar seus projetos diretamente para a versão aprimorada 18A-P sem a necessidade de reescrever bibliotecas inteiras ou realizar modificações dispendiosas na arquitetura física das células. Esse fator reduz o tempo de chegada ao mercado e mitiga os riscos de novos defeitos lógicos no silício.
O avanço foi alcançado com a introdução do chamado Power Boost, um dispositivo transistorizado de contato duplo que melhora o fluxo de corrente de condução. Essa tecnologia, viabilizada pelo fornecimento traseiro de energia, elimina as linhas de alimentação que antes compartilhavam o espaço com os canais de sinal na parte frontal do chip. Ao mover os trilhos de cobre de alta impedância para a traseira do silício, a engenharia minimiza a indutância parasita e abre espaço para transistores mais eficientes na pastilha de silício.
"O nó Intel 18A-P CMOS introduz refinamentos de litografia e DTCO essenciais para viabilizar frequências de operação elevadas e eficiência em silício de alto desempenho", destacou a publicação técnica científica do simpósio ao analisar os testes experimentais em circuitos integrados complexos.
